聯發科為次代AI與高速運算推出前瞻共封裝光學ASIC設計平台，以高速電子與光學訊號打造小晶片異質整合客製化晶片

聯發科於2024年光纖通訊大會(OFC 2024)前夕公布前瞻共封裝光學客製化晶片設計平台，提供基於高速電子與光學訊號傳輸介面的異質整合解決方案，結合自研高速SerDes處理電子訊號傳輸，搭配處理光學訊號傳輸的Ranovus Odin光學引擎，利用可拆卸插槽配置8組800Gbps電子訊號鏈路與8組800Gbps光學訊號鏈路，提供便利、高度彈性的客製化晶片配置。

聯發科展示的Co-Package Optics(CPU，異質整合共封裝光學元件)採用112Gbps長距離SerDes與光學模組，相較當前類似的解決方案可進一步縮減電路板面積，降低裝置成本、增加頻寬密度與減少50%傳輸能耗，結合Ranovus公司提供內建與外接光學雷射模組的Odin光學引擎，可因應不同應用情境。

聯發科強調在3nm先進製程、2.5D與3D先進封裝的技術能力與散熱管理、產品可靠性及光學的豐富經驗，聯發科客製化晶片設計平台可滿足自HPC、AI、機器學習與資料中心所需的最新技術。

聯發科ASIC設計平台涵蓋設計製生產過程所需，包括像是MLink、UCIe等Die-to-Die裸晶對裸晶介面，如InFo、CoWoS、Hybrid CoWos等封裝技術、PCIe與HBM等高速介面、熱力學與機構設計等。